概述

創意電子提供的SoC設計服務涵蓋了0.5um到7nm製程。GUC創意電子的晶片設計實現方法可以克服好幾個億閘以上的設計、GHz作業頻率、深次微米雜訊耦合、IR下降、靜電(ESD)放電、可製造性設計(design for manufacturing,DFM)、與嚴峻上市時程需求的挑戰。除了階層化實體分析、時脈樹合成、考慮晶片變異性(OCV)的靜態時序分析、正規功能驗證、多重電源領域並考慮各自開與關的驗證、串音(cross-talk)修整與預防與LVS/DRC外,GUC創意電子的先進設計流程,更配備了: 配備快速原型製作、自動化電源設計方法(考慮壓降與可繞性的電源鋪設, 依照電流量與電壓爬升率的電源開關並串接, 防範動態壓降的電源密度分析), 降低重複循環的時序驅動設計方法(針對不同溫度/電壓/製成的客製化結案合約(sign off), 段落式晶片變異性, 資料流分析器, 時脈調整單元, 免修維持時間單元), 可製造性設計輔助器 (微影製程檢查(Lithographic Process Check,LPC)、虛擬化學機械研磨(Virtual Chemical Mechanical Polishing,vCMP) 檢查與修正), etc.,已經通過數百個在深次微米技術上第一次設計就成功的矽晶設計客戶專案的考驗。另一方面,GUC創意電子也提供週延的可測試性設計(design-for-testability,DFT)服務,包括掃瞄電路合成(scan insertion)、邊界掃描、智慧分羣記憶體BIST、掃描重新排列(scan re-ordering)、低耗電測試圖樣產生與壓縮、錯誤模擬服務。


此外,GUC創意電子還提供IP 實體化, IP 測試線路/測試圖樣 整合, SoC整合服務,涵蓋從規格到GDSII或從RTL到GDSII。GUC創意電子成功地整合了錯綜複雜的SoC,多年來並為數百個客戶專案成功量產。


以上所有解決方案皆整合與嵌入於工作流程管理系統(WFM),已達成在極佳效率下堅持不妥協的產品品質。

服務項目

  • 從網表到GDSII,從RTL到GDSII,從規格到GDSII
  • JTAG、Scan、ATPG、記憶體差錯校正(ECC) 、記憶體BIST、記憶體修復
  • IP 測試線路與測試圖樣整合 
  • 設計攜移: 從FPGA到ASIC 與 跨不同製程
  • ARM Processors/MIPS/Tensilica 中央處理器 製定組態與整合
  • 數位IP實體化
  • 實體IP與SOC GDSII整併
  • 針對不同溫度/電壓/製成的客製化結案合約,進行基礎單元耗電與時序特徵擷取
  • 低耗電高效率 基礎單元客製化