GUC成功推出 HBM2 全方位解决方案

【2017 年 6 月 19 日台湾新竹讯】客制化 ASIC 领导厂商创意电子(GUC)推出第二代 16 奈米高频宽记忆体 (HBM) 实体层(PHY) 与控制器(Controller)，采用已通过矽验证的中介层(interposer)设计与 CoWoS (Chip on Wafer on Substrate)封装。这个创新的超高容量记忆体解决方案正是为了满足人工智慧 (AI)、深度学习 (DL) 及各种高效能运算 (HPC) 应用与日俱增的需求。

GUC资深研发副总梁景哲表示：「在 HBM 研发上采用 3D 记忆体技术，相关的研发深度及衍生费用相当惊人，因此此次的发表别具意义，这是我们首次将最新 HBM 实体层/控制器 IP 整合到 SoC，透过 GUC 所设计的中介层来存取堆叠记忆体晶粒，然后以 CoWoS 2.5D技术来完成封装。我们预期高速且低功耗的 256GB/s HBM IP 将提供 DRAM 前所未有的效能，并提升高阶运算工作的反应速度。」

高频宽记忆体 (HBM) 是运用在 3D 堆叠 DRAM 的高效能记忆体介面，通常与高效能图形加速器或网路装置结合使用，在2013 年由 JEDEC 采用成为业界标准，而第二代 HBM2 也于 2016 年 1 月由 JEDEC 采用。

HBM2 是使用在 SoC 设计上的下一代记忆体协定，可达到 2Gb/s 单一针脚频宽、最高 1024 支针脚(PIN)，总频宽 256GB/s (Giga Byte per second)。 1024 针脚的 HBM2 PHY 使用矽穿孔 (through-silicon via) 与 8-Hi (8层)DDR晶片堆叠 (chip stack)做连结，这样的设计需要采用台积电的先进 2.5D 封装技术 CoWoS。 CoWoS 使用次微米等级矽晶介面 (中介层)，将多个晶片整合到单一封装内，能够进一步提高效能、降低功耗，达到更小尺寸。

在整个解决方案的设计与验证中，GUC制造处执行中介层和基体(substrate)设计，管理整个封装结构，研发处设计 HBM2 PHY 与控制器 IP，确保符合 JESD235A 规范并提供具竞争力的面积及功耗, 晶片设计处成功完成SoC并整合HBM2 实体层及控制器，因此GUC能成功使用CoWoS 技术来整合GUC SOC、中介层与封装设计、HBM2 晶片以验证所有设计、封装及测试方案。

GUC 总经理陈超乾表示：「这项任务极其复杂，需要团队合作与技术能力，以克服高效能运算的挑战，而这些挑战正是未来许多创新发展的基石。」

供货情形
GUC HBM2 PHY 与控制器目前已为台积电 16 奈米制程技术装置供货，不久将推出台积电 7 奈米制程的 HBM2 实体层和控制器 IP。 GUC 也提供完整设计套件以利加速全系统发展流程，套件包含资料表(datasheet)、产品简介(product brief)、发布通知 (release note)、Verilog 模型 (behavior model)、时序模型(timing model)、LEF 模型、GDS、网表 (netlist) 及 DRC/LVS/ERC/ANT 报告。

关于创意电子
创意电子(Global Unichip Corp.，GUC)是弹性客制化IC设计领导厂商(The Custom ASIC Leader)，为半导体行业提供领先的IC设计和SoC制造服务。总部位于台湾新竹，据点遍及中国、欧洲、日本、韩国与北美，拥有全球知名度。创意电子已在台湾证券交易所挂牌上市，股票代码为3443。更多资讯请参考www.guc-asic.com。