创意电子采用Cadence 数位全流程工具，优化成果品质并加速投片时程

新闻重点：

• Cadence Innovus 设计实现系统的mixed-placer自动化技术，使布线长度减少 10%以上，且转换功耗增效5%。
• 创意电子将布图规划设计时间从数周缩短至数天，加速行动通讯、汽车、人工智慧和超大规模运算应用的特殊应用积体电路(ASIC)设计创建

台湾新竹，2021 年 12 月 8 日- 全球电子设计创新领导厂商益华电脑(Cadence Design Systems, Inc.)宣布创意电子(Global Unichip Corporation, GUC) 使用 Cadence®数位全流程来加速其行动通讯、汽车、人工智慧和超大规模运算应用等特殊应用积体电路(ASIC)设计的投片时间。结合 Cadence Innovus 设计实现系统的mixed-placer(混合布局器)自动化技术，创意电子成功地将布图规划设计时间从几周缩短到几天，使布线长度(wirelength)减短 10%以上，也使转换功耗(switching power)增效5%。

多年来，创意电子一直使用 Cadence 数位全流程将最具挑战性的特殊应用积体电路(ASIC)进行投片，应用到最新的 5奈米和 3奈米制程节点。作为全球领先的ASIC供应商，在越来越苛刻的产品上市时程压力下，能够提供最佳的功耗、效能和面积 (PPA)表现，可说是成功的制胜关键。

随着ASIC设计规模扩大和复杂性的增加，布图规划中的巨观单元(macros)数量也迅速增加，使得创意电子传统人工和迭代布图规划成为设计实现时程中变得冗长。使用 Innovus中mixed-placer技术，让创意电子团队可以同时处理标准单元和巨观单元的置放布局，自动进行布图规划，以达到更高的效率和更快的功耗、效能和面积分析。

创意电子资深副总经理林景源(Louis Lin)表示，「随着我们的ASIC客户设计采用最新的制程节点、规模扩大和复杂性增加，创意电子始终对最新技术进行策略性的投资准备，以确保我们能够满足并超越客户对PPA的要求。Cadence的Innovus mixed-placer技术让我们能够在生产力上取得重大突破，从而更快地为客户完成设计并加速投片时程。Innovus mixed-placer技术已经成为创意电子生产实现流程的关键部分，已累积许多投片的成功经验，我们运用此技术完成大部分的设计。」

Cadence 数位全流程为客户提供了设计收敛的快速途径，以及更好的可预测性。它支持Cadence的智慧系统设计(Intelligent System Design™) 策略，使系统单晶片系统设计更加优异。有关数位全流程的更多讯息，请参考 www.cadence.com/dffpr 。

关于GUC

创意电子（GLOBAL UNICHIP CORP.，GUC）是先进客制化IC领导厂商（Advanced ASIC LeaderTM），为半导体行业提供领先的 IC 设计和 SoC 制造服务。总部位于台湾新竹，据点遍及中国、欧洲、日本、韩国与北美，拥有全球知名度。创意电子已在台湾证券交易所挂牌上市，股票代号为 3443。

关于Cadence 益华电脑
Cadence在运算软体领域拥有超过30年的经验，已为当今电子设计的领导者。公司以智慧系统设计 (Intelligent System Design) 为核心策略，提供软体、硬体及半导体IP，协助电子设计从概念走向应用实现Cadence服务全球客户，从晶片、印刷电路板至整体系统打造尖端与创新的电子产品，以应用于行动、消费性电子、超大型运算、5G通讯、汽车、航太、工业及健康医疗等当今最活跃的市场。 Cadence 已连续七年荣获财星杂志(FORTUNE)评列「百大最佳职场」之肯定。欢迎参考cadence.com.

此篇新闻稿由Cadence发布于以下连结