資訊
可測試性設計
先進的 DFT 解決方案
Power Aware Structure Planner
- GUI 介面凸塊電流預測
- 初期的功率感知DFT結構規劃
Smart SRAM BIST grouping
- 提供測試時間最佳化的實體感知自動分組
- 分組品質審查的 GUI 介面
Multi-Die DFT
- IO 配置和時脈結構的設計須知
- 符合 IEEE1838或 IEEE 1149.1規範的解決方案
- Streaming scan解決方案
Functional Safety DFT
- 以功能測試規格為目標的系統內測試方法
- DFT實作的安全機制感知解決方案
- 低DPPM測試方法
Xn Mode & Memory Pooling
- 透過設計流程和樣本須知,實現最大程度的樣本壓縮
- 大型設計中的ATE記憶體使用量減少 83.5%
Physical Failure Analysis
- 藉由Scan/MBIST 實體診斷,分析故障症狀
- 藉由實體缺陷調查,進行製程改善
成功案例
