台灣新竹 — 2026 年 09 月 22 日 — 先進ASIC 領導廠商創意電子(GUC)今
日宣布,其 HBM4E PHY 與 Controller IP 已完成設計定案,並已獲客戶 AI
ASIC 採用。該設計採用台積電(TSMC)最先進的 N2P 製程與 CoWoS®-L 封
裝技術。
延續 GUC 採用TSMC N3P 製程並已通過矽驗證(silicon-proven)的 12Gbps
HBM4 IP 基礎,新一代 HBM4E IP 在所有可操作條件下,將資料傳輸速度提升
至16Gbps,同時提供業界領先的功耗效率與超小面積。透過 GUC 專有的
interposer 佈線技術,該 IP 針對訊號完整性(SI)與電源完整性(PI)進行最佳
化,可支援多種TSMC CoWoS 封裝架構。
為支援 3D SoIC 架構,GUC HBM4E IP 提供專為TSMC SoIC®-X 技術設計的
face-up 版本。該 IP 整合專用 Through-Silicon Vias(TSVs),以支援訊號輸出與
輸入,以及向上層晶片提供電源(feedthrough power delivery),為複雜的 3D 整
合架構建立完整的連接路徑。
延續 GUC 已驗證的 HBM、GLink 與 UCIe IP 產品組合,HBM4E IP 亦整合
proteanTecs 的互連監測技術,大幅提升PHY測試與特性分析之可視性,並強化
終端產品於實際運行時的效能與可靠度。
創意電子技術長 Igor Elkanovich 表示:「HBM4E 在頻寬與系統層級效能方面,
為新一代 AI 加速器帶來重大突破。透過整合我們的 face-up HBM、face-up UCIe
與 GLink-3D IP,GUC 提供完整的 3D SoIC 架構介面 IP 解決方案,使客戶能
夠無縫整合 HBM、Chiplet 與 3D 堆疊,並充分發揮最先進製程技術的效能。」
